IBM y la frontera sub-1 nanómetro: la carrera del silicio se reordena alrededor de la IA

IBM ha presentado un desarrollo de tecnología de semiconductores a escala inferior al nanómetro orientado explícitamente a las cargas de trabajo de inteligencia artificial. Conviene una nota de transparencia con el lector: del anuncio solo podemos confirmar ese hecho, de modo que aquí no encontrará cifras de rendimiento, nombres de producto ni hojas de ruta de fabricación que no estén verificadas. Preferimos contar bien lo que sabemos a rellenar huecos con detalles inventados.

Dicho esto, la dirección del movimiento es lo verdaderamente significativo. Durante años se repitió que la miniaturización del transistor estaba llegando a su techo físico, pero la presión de la IA ha vuelto a convertir la nanoelectrónica en un campo de batalla estratégico. Entrenar e inferir modelos cada vez mayores exige no solo más chips, sino chips que hagan más por cada vatio consumido. Ahí es donde un avance en la escala más pequeña del silicio deja de ser una curiosidad de laboratorio para convertirse en una palanca económica.

Que sea IBM quien dé el paso tampoco es casual. La compañía lleva décadas operando como laboratorio de referencia en investigación de materiales y arquitecturas de transistor, muchas veces por delante de la fase comercial. Su papel histórico ha sido demostrar qué es físicamente posible para que después la industria lo industrialice. Leído así, este anuncio encaja en una tradición: marcar el siguiente hito técnico antes de que el mercado lo necesite del todo.

La lectura serena es que la infraestructura física de la IA está recibiendo la misma atención e inversión que durante un tiempo acaparó casi en exclusiva la capa de modelos. El futuro de la inteligencia artificial no se decidirá únicamente en los algoritmos, sino también en los nanómetros. Para el lector que quiera el detalle técnico verificado, lo sensato es acudir al comunicado oficial de IBM o a coberturas especializadas, donde las cifras llegan contrastadas.