H-TPU de SK Hynix: más de 100 diminutos procesadores propios reparten el trabajo del controlador de SSD

SK Hynix ha dado a conocer la arquitectura y el rendimiento de su Hynix Transaction Processing Unit (H-TPU), un pequeño procesador desarrollado internamente para unidades de estado sólido (SSD). Según la información publicada por The Elec, la tecnología reparte tareas repetitivas que tradicionalmente asumían las CPU de propósito general entre más de 100 unidades H-TPU, con el objetivo de reducir el consumo energético y la superficie de chip.

La presentación corrió a cargo de Koo In-je, vicepresidente de SK Hynix, el 12 de octubre en la International SoC Design Conference (ISOCC) 2026, celebrada en Songdo Convensia, Incheon. Koo explicó que las CPU de propósito general dentro de los controladores de SSD actuales están llegando a sus límites en consumo y área de chip, y que el H-TPU se concibió para gestionar con más eficiencia las rutas repetitivas de transferencia de datos de entrada/salida (E/S).

El H-TPU es un procesador programable ultraligero. Se encarga de operaciones repetitivas del SSD como el procesamiento de comandos de lectura y escritura, la gestión de metadatos y el control de búferes. Hasta ahora, todo ello lo realizaban las CPU de propósito general del controlador. A medida que el rendimiento de los SSD ha aumentado, la carga de trabajo ha exigido más núcleos de CPU, lo que ha inflado en exceso tanto el área del procesador como su consumo.

Según Koo, los núcleos de CPU Arm habituales en controladores de SSD están sobredimensionados para tareas simples y repetitivas. Están optimizados para cálculos complejos a alta velocidad, de modo que usarlos en operaciones sencillas gasta energía y superficie innecesarias. Además, su arquitectura no es adecuada para dividir el trabajo en tareas pequeñas y distribuirlas entre varios procesadores.

El H-TPU incorpora un pipeline de cuatro etapas y una estructura de ejecución secuencial adecuada para cargas repetitivas. A diferencia de una CPU monolítica, varios H-TPU pueden distribuirse por el controlador y asignarse a funciones especializadas. La CPU principal de propósito general queda reservada para tareas complejas como la recuperación de errores, la gestión de excepciones y la gestión de políticas de almacenamiento.

SK Hynix ha integrado más de 100 H-TPU en la arquitectura de su controlador de SSD. Cuando llega una solicitud de E/S, solo se activan los H-TPU dedicados a las funciones necesarias, mientras que el resto permanece inactivo para ahorrar energía. Según la compañía, un único H-TPU consume aproximadamente el 2,5 % (una cuarentava parte) de la potencia y ocupa en torno al 4 % (una veinticincoava parte) del área de chip respecto a un núcleo de CPU de propósito general estándar.

Koo resumió el enfoque así: SK Hynix descompuso los procesos de lectura y escritura de los controladores de SSD tradicionales en tareas más pequeñas y estructuró el sistema para que numerosos H-TPU las procesen en paralelo. La empresa también ha desarrollado herramientas de software, entre ellas un compilador específico, para que los ingenieros escriban código especializado con mayor eficacia.

En cuanto al despliegue, SK Hynix planea aplicar la tecnología H-TPU a varias líneas de producto NAND flash, comenzando por los controladores de SSD empresariales (eSSD) de próxima generación. Posteriormente se integrará en Storage Next, la arquitectura de almacenamiento de nueva generación de la compañía para IA, y en la memoria flash de gran ancho de banda (HBF), cuyo lanzamiento está previsto para el próximo año. Storage Next está optimizada para el acceso de datos de grano fino que requieren los modelos de IA modernos, y maneja unidades de hasta 512 bytes, una octava parte de las unidades convencionales de 4 kilobytes.

Nota: las cifras de consumo y área proceden de la propia SK Hynix y del artículo original; el texto no aporta datos de rendimiento absolutos (IOPS, latencia) ni fechas de producción concretas para los productos con H-TPU.