The Economist: la fabricación de chips se vuelve vertical al agotarse la miniaturización tipo Silicon Valley

Aviso importante: el contenido descargado de este enlace de The Economist es únicamente el teaser previo al muro de pago (paywall). Solo se ha podido recuperar el título, la entradilla y el primer párrafo introductorio del artículo; el resto —el desarrollo técnico, los ejemplos concretos de empresas, cifras o declaraciones— no está disponible en el texto recibido. Por tanto, este resumen es deliberadamente breve y se ciñe estrictamente a lo que aparece literalmente en ese fragmento, sin rellenar huecos con suposiciones.

Lo que sí dice el teaser: el artículo, publicado el 8 de julio de 2026 en la sección de Ciencia y Tecnología de The Economist (edición impresa del 11 de julio de 2026, bajo el titular "Manhattan on my mind"), plantea una metáfora urbanística para describir un cambio de paradigma en la industria de los semiconductores. Silicon Valley, dice el texto, es una región de baja altura —oficinas, bungalós y centros comerciales—, y los chips que le dan nombre se han fabricado tradicionalmente de forma análoga: millones de transistores (los interruptores eléctricos que codifican los unos y ceros binarios, base de la computación) se colocan uno junto a otro sobre una oblea de silicio, en un plano esencialmente horizontal.

El artículo afirma que, durante el último medio siglo, la industria ha perseguido más rendimiento encogiendo los transistores y empaquetándolos cada vez más densamente en ese plano horizontal —la lógica que subyace a la Ley de Moore—. Pero, según el texto, ese recurso se está agotando ("running out of road"). La consecuencia, planteada como tesis central del artículo, es que los fabricantes de chips están empezando por fin a construir hacia arriba: apilar en altura en lugar de solo extenderse en superficie. De ahí la metáfora que da título a la pieza: el futuro de la fabricación de chips se parecerá menos a la extensión horizontal californiana y más al perfil vertical de rascacielos de Manhattan.

El fragmento recuperado no incluye detalles técnicos sobre cómo se logra esta construcción vertical (por ejemplo, qué técnicas de apilamiento 3D, qué empresas las están implementando, plazos, costes o cifras de rendimiento), ni menciona explícitamente factores políticos o geopolíticos más allá de la etiqueta de la sección ("Constrained by physics and politics") que aparece en el subtítulo. Tampoco se puede confirmar contenido adicional que normalmente seguiría en el cuerpo del artículo, ya que el resto del texto descargado corresponde a navegación del sitio web, enlaces a otros artículos y avisos legales/de cookies, sin relación con el tema.

En síntesis: la idea central —respaldada solo por este fragmento— es que la miniaturización horizontal de transistores, motor tradicional de la Ley de Moore, se aproxima a límites físicos, y que la respuesta de la industria pasa por el apilamiento vertical de componentes ("3D acceleration", según la etiqueta editorial del artículo). Para un análisis completo de qué tecnologías concretas, actores y cronogramas se citan, sería necesario acceder al artículo completo, actualmente detrás del muro de pago de The Economist.